



Preklopna vezja

4. poglavje: Kombinacijska vezja



Kombinacijska vezja

Gradniki nizke, srednje in visoke stopnje integracije

- **kombinacijsko vezje** (*angl. combinational logic circuit*): vezje, katerega izhodi so Booleove funkcije Booleovih vhodnih spremenljivk
- kombinacijska vezja so sestavljena iz logičnih vrat (AND, OR, XOR, NAND, NOR, NXOR, ...), ki smo jih spoznali v prejšnjem poglavju
- integrirana vezja (čipi), ki vsebujejo le nekaj takšnih vrat (t.j. nekaj deset tranzistorjev), so **gradniki nizke stopnje integracije** (*angl. Small Scale Integration (SSI) circuits*)



Kombinacijska vezja

Gradniki nizke, srednje in visoke stopnje integracije

- v tem poglavju bomo spoznali tipične gradnike **srednje stopnje integracije** (*angl. Medium Scale Integration (MSI)*), ki vsebujejo nekaj deset logičnih vrat (nekaj sto tranzistorjev):
 - **kodirnike** in **dekodirnike**,
 - **multipleksorje** in **demultipleksorje**,
 - **primerjalnike** in **seštevalnike**,
 - **aritmetično-logične enote (ALU)**
- v prihodnjem poglavju pa bomo govorili o tipičnih gradnikih **visoke stopnje integracije** (*angl. Large Scale Integration (LSI)*), ki vsebujejo nekaj sto do nekaj tisoč vrat (nekaj tisoč do nekaj deset tisoč tranzistorjev); danes so tipični predstavniki preprosta programirljiva vezja (**PROM**, **EPROM**, **EEPROM**, **PAL**, **PLA**, ...)



Kombinacijska vezja

Gradniki nizke, srednje in visoke stopnje integracije


- izraze "nizka", "srednja" in "visoka stopnja integracije" (SSI, MSI, LSI) danes uporabljamо kot sinonime za vezja z nekaj, nekaj deset in nekaj sto do nekaj tisoč logičnimi vrti, njihov dobesedni pomen pa ne odraža več dejanskega stanja, saj sodobna integrirana vezja vsebujejo milijone takšnih vrat
- vezja SSI so bila vrhunec tehnologije od konca 1950ih do sredine 1960ih, vezja MSI od konca 1960ih do začetka 1970ih, vezja LSI, med katerimi so bili že prvi mikroprocesorji in bralno-pisalni pomnilniki, pa od sredine do konca 1970ih
- v začetku 1980ih so prišla na trg prva vezja **zelo visoke stopnje integracije** (angl. **Very Large Scale Integration (VLSI)**), ta izraz pa se še danes uporablja za vsa vezja z več kot deset tisoč vrti oziroma več kot sto tisoč tranzistorji




Kombinacijska vezja

Vezja z več vhodi in izhodi


- logična vrata – kombinacijsko vezje z dvema ali več vhodi in enim izhodom:
- **kodirniki in dekodirniki** – tudi izhodov je več:
- **multipleksorji in demultipleksorji** – dve vrsti vhodov, **podatkovni** in **izbirni (naslovni)**:




dvovahodna vrata




večvhodna vrata




kodirnik



dekodirnik



multipleksor



demultipleksor



Kombinacijska vezja


Kodirniki

- izhod kodirnika $2^n/n$ je koda (binarna, BCD, ...) naslova (številke) vhoda, na katerem je enica
- najpreprostejša različica: **binarni kodirnik 4/2** ($n=2$, izhod v binarni kodi)

x_0	x_1	x_2	x_3	y_0	y_1
1	0	0	0	0	0
0	1	0	0	0	1
0	0	1	0	1	0
0	0	0	1	1	1

} to je nepopolna pravilnostna tabela; vezje na njeni osnovi
 $y_0 = x_2 + x_3$; $y_1 = x_1 + x_3$
bo delovalo pravilno le, če bo enica vedno le na natanko enim vhodu

- tabelo lahko razširimo z določitvijo izhodov pri preostalih vhodnih kombinacijah, ali pa vhodom določimo **prioritetu** ($X = 0$ ali 1 , ni pomembno)



x_0	x_1	x_2	x_3	y_0	y_1
1	X	X	X	0	0
0	1	X	X	0	1
0	0	1	X	1	0
0	0	0	1	1	1


najvišja prioriteta




Kombinacijska vezja

Kodirniki

x_0	x_1	x_2	x_3	y_0	y_1
1	X	X	X	0	0
0	1	X	X	0	1
0	0	1	X	1	0
0	0	0	1	1	1



$$y_0 = \overline{x}_0 \overline{x}_1 x_2 + \overline{x}_0 \overline{x}_1 x_3$$



$$y_1 = x_0 x_1 + x_0 x_2 x_3$$




Kombinacijska vezja

Kodirniki

$$y_0 = \bar{x}_0 \bar{x}_1 x_2 + \bar{x}_0 \bar{x}_1 x_3$$

$$y_1 = \bar{x}_0 x_1 + \bar{x}_0 \bar{x}_2 x_3$$







Kombinacijska vezja

Kodirniki



Primera standardnih kodirnikov:

- **binarni kodirnik 8/3**
($n=3$, izhod v binarni kodi)



binarni kodirnik 8/3
SN74LS148-NS
(Texas Instruments)

- **BCD kodirnik 10/4**
($n=4$, izhod v BCD kodi, zato le 10 namesto 16 vhodov)



BCD kodirnik 10/4
SN54LS148-FK
(Texas Instruments)



Kombinacijska vezja

Dekodirniki

- izhod dekodirnika $n/2^n$ ima enico na mestu, katerega naslov (številka) ustreza vrednosti kode (binarne, BCD, ...) na vhodu
- preprost primer: **binarni dekodirnik 2/4** ($n = 2$, vhod v binarni kodi)

x_0	x_1	y_0	y_1	y_2	y_3
0	0	1	0	0	0
0	1	0	1	0	0
1	0	0	0	1	0
1	1	0	0	0	1

} tokrat je pravilnostna tabela popolna, določanje prioritete zato ni potrebno, iz tabele pa hitro razberemo

$$y_0 = \bar{x}_0 \bar{x}_1$$

$$y_1 = \bar{x}_0 x_1$$

$$y_2 = x_0 \bar{x}_1$$


$$y_3 = x_0 x_1$$





Kombinacijska vezja

Dekodirniki






Kombinacijska vezja


Dekodirniki

Primera standardnih dekodirnikov:

- **dekodirnik 4/10**
(iz BCD kode)




dekodirnik 4/10
(simbolna shema)




BCD dekodirnik 4/10
74HC42
(Philips Semiconductors)

negacija izhoda pove, da dekodirnik na aktivnem izhodu generira ničlo, na neaktivnih pa enice

- **dekodirnik 4/16**
(iz binarne kode)



dekodirnik 4/16
(simbolna shema)



binarni dekodirnik 4/16
DM74154N
(National Semiconductor)



Kombinacijska vezja

Pozitivna in negativna logika



- če v integriranem vezju logični enici ustreza višja, logični ničli pa nižja napetost (npr. 1 = +5V, 0 = 0V), pravimo, da gre za **vezje s pozitivno logiko**
- če v integriranem vezju logični enici ustreza nižja, logični ničli pa višja napetost (npr. 1 = 0V, 0 = +5V), pa gre za **vezje z negativno logiko**
- poglavitni vzrok za uporabo negativne logike je možnost gradnje vezja z manjšim številom vrat in/ali s hitrejšimi vrti
- prototipa kodirnika 4/2 in dekodirnika 2/4, ki smo ju obravnavali, smo zapisali v DNO in izvedli z vrti AND in OR; dejanske izvedbe pretežno uporabljajo vrata NAND in/ali NOR, ki tudi pogosto delujejo hitreje v negativni logiki kot v pozitivni



Kombinacijska vezja

Multipleksorji

- multipleksor ima 2^n podatkovnih in n izbirnih vhodov ter en izhod
- na izhodu je vrednost tistega podatkovnega vhoda (Booleove spremenljivke), katerega naslov je zapisan na izbirnih vhodih



s ₀	s ₁	s ₂	y
0	0	0	d ₀
0	0	1	d ₁
0	1	0	d ₂
0	1	1	d ₃
1	0	0	d ₄
1	0	1	d ₅
1	1	0	d ₆
1	1	1	d ₇

$$\begin{aligned}y &= \overline{s_0} \overline{s_1} \overline{s_2} d_0 + \overline{s_0} \overline{s_1} s_2 d_1 \\&+ \overline{s_0} s_1 \overline{s_2} d_2 + \overline{s_0} s_1 s_2 d_3 \\&+ s_0 \overline{s_1} \overline{s_2} d_4 + s_0 \overline{s_1} s_2 d_5 \\&+ s_0 s_1 \overline{s_2} d_6 + s_0 s_1 s_2 d_7 \\&= m_0 d_0 + m_1 d_1 + \dots + m_7 d_7\end{aligned}$$

$y = \underline{\underline{m}} \Sigma \& \underline{\underline{d}}$

izhod (skalar)

vektor podatkovnih vhodov

vsota produktov (skalarni produkt)



vektor mintermov izbirnih vhodov



Kombinacijska vezja

Multipleksorji

- multipleksor ima 2^n podatkovnih in n izbirnih vhodov ter en izhod
- na izhodu je vrednost tistega podatkovnega vhoda (Booleove spremenljivke), katerega naslov je zapisan na izbirnih vhodih



s_0	s_1	s_2	y
0	0	0	d_0
0	0	1	d_1
0	1	0	d_2
0	1	1	d_3
1	0	0	d_4
1	0	1	d_5
1	1	0	d_6
1	1	1	d_7

$$\begin{aligned}y &= \overline{s_0}\overline{s_1}\overline{s_2}d_0 + \overline{s_0}\overline{s_1}s_2d_1 \\&+ \overline{s_0}s_1\overline{s_2}d_2 + \overline{s_0}s_1s_2d_3 \\&+ s_0\overline{s_1}\overline{s_2}d_4 + s_0\overline{s_1}s_2d_5 \\&+ s_0s_1\overline{s_2}d_6 + s_0s_1s_2d_7 \\&= m_0d_0 + m_1d_1 + \dots + m_7d_7\end{aligned}$$

$$y = \underline{m} \Sigma \& \underline{d}$$

vektorski zapis
(enačba)
multipleksorja



Kombinacijska vezja

Multipleksorji

s_0	s_1	y
0	0	d_0
0	1	d_1
1	0	d_2
1	1	d_3

$$\begin{aligned}y &= \overline{s_0} \overline{s_1} d_0 + \overline{s_0} s_1 d_1 + s_0 \overline{s_1} d_2 + s_0 s_1 d_3 \quad (\text{primerno za izvedbo AND-OR}) \\&= \overline{\overline{s_0} \overline{s_1} d_0} + \overline{\overline{s_0} s_1 d_1} + \overline{s_0 \overline{s_1} d_2} + \overline{s_0 s_1 d_3} \\&= \overline{\overline{s_0} \overline{s_1} d_0} \cdot \overline{\overline{s_0} s_1 d_1} \cdot \overline{s_0 \overline{s_1} d_2} \cdot \overline{s_0 s_1 d_3} \\&= \uparrow(\uparrow(\overline{s_0}, \overline{s_1}, d_0), \uparrow(\overline{s_0}, s_1, d_1), \uparrow(s_0, \overline{s_1}, d_2), \uparrow(s_0, s_1, d_3))\end{aligned}$$

(primerno za izvedbo NAND-NAND)

- za vajo izrišite simbolne sheme 4-vhodnega multipleksorja:
 - v izvedbi z negatorji ter vrati AND in OR
 - v izvedbi z negatorji ter vrati NAND
 - v izvedbi samo z vrati NAND




Kombinacijska vezja

Multipleksorji

- z multipleksorjem lahko realiziramo poljubno preklopno funkcijo:
 - **trivialna realizacija:** za $y = f(x_1, x_2, \dots, x_n)$ uporabimo 2^n -vhodni multipleksor; na izbirne vhode pripeljemo spremenljivke, na podatkovne pa konstante iz izhodnega stolpca pravilnostne tabele

x_1	x_2	x_3	y
0	0	0	1
0	0	1	0
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	0
1	1	1	1






Kombinacijska vezja

Multipleksorji

- z multipleksorjem lahko realiziramo poljubno preklopno funkcijo:
 - netrivialna realizacija:** uporabimo manjši multipleksor; na izbirne vhode pripeljemo nekaj spremenljivk, na podatkovne pa preostale spremenljivke, njihove funkcije in/ali konstante

x_1	x_2	x_3	y
0	0	0	1
0	0	1	0
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	0
1	1	1	1

$$\begin{aligned}y &= \bar{x}_1 \bar{x}_2 \bar{x}_3 + \bar{x}_1 x_2 \bar{x}_3 + x_1 \bar{x}_2 \bar{x}_3 + x_1 \bar{x}_2 x_3 + x_1 x_2 x_3 \\&= \bar{x}_1 \bar{x}_2 \bar{x}_3 + \bar{x}_1 x_2 \bar{x}_3 + x_1 \bar{x}_2 (\bar{x}_3 + x_3) + x_1 x_2 x_3 \\&= \bar{x}_1 \bar{x}_2 (\bar{x}_3) + \bar{x}_1 x_2 (\bar{x}_3) + x_1 \bar{x}_2 (1) + x_1 x_2 (x_3)\end{aligned}$$






Kombinacijska vezja


Multipleksorji

Primera standardnih multipleksorjev:


- **16-vhodni multipleksor**
- **dvojni 8-vhodni multipleksor**
(dva 8-vhodna, skupni izbirni vh.)




16-vhodni
multipleksor
(simbolna
shema)



16-vhodni MUX
DM74150N
(National
Semiconductor)



dvojni 8-vhodni
multipleksor
(simbolna shema)




dvojni 8-vhodni MUX
100363-CPK
(National
Semiconductor)




Kombinacijska vezja

Multipleksorji

- dvojni multipleksor je najpreprostejši primer splošnejšega **vektorskega multipleksorja**; navadnemu multipleksorju v takšni terminologiji pravimo **skalarni multipleksor**



2^n -vhodni
skalarni
multipleksor





k 2^n -vhodnih skalarnih multipleksorjev
s skupnimi izbirnimi vhodi



Kombinacijska vezja

Multipleksorji

- dvojni multipleksor je najpreprostejši primer splošnejšega **vektorskega multipleksorja**; navadnemu multipleksorju v takšni terminologiji pravimo **skalarni multipleksor**



s_0	s_1	...	s_n	y_0	y_1	...	y_k
0	0	...	0	$d_{0,0}$	$d_{1,0}$...	$d_{k,0}$
0	0	...	1	$d_{0,1}$	$d_{1,1}$...	$d_{k,1}$
0	0	...	0	$d_{0,2}$	$d_{1,2}$...	$d_{k,2}$
⋮	⋮	⋮	⋮	⋮	⋮	⋮	⋮
1	1	...	1	$d_{0,2^{n-1}}$	$d_{1,2^{n-1}}$...	$d_{k,2^{n-1}}$



Kombinacijska vezja

Multipleksorji

- dvojni multipleksor je najpreprostejši primer splošnejšega **vektorskega multipleksorja**; navadnemu multipleksorju v takšni terminologiji pravimo **skalarni multipleksor**

s_0	s_1	...	s_n	y_0	y_1	...	y_k
0	0	...	0	$d_{0,0}$	$d_{1,0}$...	$d_{k,0}$
0	0	...	1	$d_{0,1}$	$d_{1,1}$...	$d_{k,1}$
0	0	...	0	$d_{0,2}$	$d_{1,2}$...	$d_{k,2}$
:	:	:	:	:	:	...	:
1	1	...	1	$d_{0,2^{n-1}}$	$d_{1,2^{n-1}}$...	$d_{k,2^{n-1}}$

$$\begin{aligned}y_0 &= m_0 d_{0,0} + m_1 d_{0,1} + \dots + m_{2^n-1} d_{0,2^n-1} \\y_1 &= m_0 d_{1,0} + m_1 d_{1,1} + \dots + m_{2^n-1} d_{1,2^n-1} \\y_2 &= m_0 d_{2,0} + m_1 d_{2,1} + \dots + m_{2^n-1} d_{2,2^n-1} \\&\vdots \\y_k &= m_0 d_{k,0} + m_1 d_{k,1} + \dots + m_{2^n-1} d_{k,2^n-1}\end{aligned}$$

$$y = \underline{m} \Sigma \& \underline{D}$$

vektor izhodov matrika podatkovnih vhodov
vektor mintermov izbirnih vhodov vsota produktov (skalarni produkt)



Kombinacijska vezja

Multipleksorji

- dvojni multipleksor je najpreprostejši primer splošnejšega **vektorskega multipleksorja**; navadnemu multipleksorju v takšni terminologiji pravimo **skalarni multipleksor**

s_0	s_1	...	s_n	y_0	y_1	...	y_k
0	0	...	0	$d_{0,0}$	$d_{1,0}$...	$d_{k,0}$
0	0	...	1	$d_{0,1}$	$d_{1,1}$...	$d_{k,1}$
0	0	...	0	$d_{0,2}$	$d_{1,2}$...	$d_{k,2}$
:	:	:	:	:	:	...	:
1	1	...	1	$d_{0,2^{n-1}}$	$d_{1,2^{n-1}}$...	$d_{k,2^{n-1}}$

$$y_0 = m_0 d_{0,0} + m_1 d_{0,1} + \dots + m_{2^n-1} d_{0,2^n-1}$$

$$y_1 = m_0 d_{1,0} + m_1 d_{1,1} + \dots + m_{2^n-1} d_{1,2^n-1}$$

$$y_2 = m_0 d_{2,0} + m_1 d_{2,1} + \dots + m_{2^n-1} d_{2,2^n-1}$$

⋮

$$y_k = m_0 d_{k,0} + m_1 d_{k,1} + \dots + m_{2^n-1} d_{k,2^n-1}$$

$$y = \underline{m} \Sigma \& \underline{D}$$


matrični zapis
(enačba)
vektorskega
multipleksorja



Kombinacijska vezja

Demultiplexorji

- demultiplexor ima en podatkovni in n izbirnih vhodov ter 2^n izhodov
- vrednost podatkovnega vhoda se prenese na tisti izhod, katerega naslov je zapisan na izbirnih vhodih



s_0	s_1	s_2	y_0	y_1	\dots	y_7
0	0	0	d	0	\dots	0
0	0	1	0	d	\dots	0
0	1	0	0	0	\dots	0
0	1	1	0	0	\dots	0
1	0	0	0	0	\dots	0
1	0	1	0	0	\dots	0
1	1	0	0	0	\dots	d
1	1	1	0	0	\dots	0

$$y_0 = \overline{s_0} \overline{s_1} \overline{s_2} d = m_0 d$$
$$y_1 = \overline{s_0} \overline{s_1} s_2 d = m_1 d$$
$$\vdots$$
$$y_7 = s_0 s_1 s_2 d = m_7 d$$

vektor izhodov podatkovni vhod (skalar)

$$y = \underline{m^T} \Sigma \& d$$

transponirani vektor min-termov izbirnih vhodov


vsota produktov (skalarni produkt)



Kombinacijska vezja

Demultiplexorji

- demultiplexor ima en podatkovni in n izbirnih vhodov ter 2^n izhodov
- vrednost podatkovnega vhoda se prenese na tisti izhod, katerega naslov je zapisan na izbirnih vhodih



s_0	s_1	s_2	y_0	y_1	...	y_7
0	0	0	d	0	...	0
0	0	1	0	d	...	0
0	1	0	0	0	...	0
0	1	1	0	0	...	0
1	0	0	0	0	...	0
1	0	1	0	0	...	0
1	1	0	0	0	...	0
1	1	1	0	0	...	d

$$\begin{aligned}y_0 &= \overline{s_0}\overline{s_1}\overline{s_2}d = m_0d \\y_1 &= \overline{s_0}\overline{s_1}s_2d = m_1d \\&\vdots \\y_7 &= s_0s_1s_2d = m_7d\end{aligned}$$

$$y = \underline{m}^T \Sigma \& d$$


vektorski zapis
(enačba)
demultiplexorja



Kombinacijska vezja


Demultiplexorji

- če 2^n -izhodnemu demultiplexorju na podatkovni vhod vežemo enico, dobimo dekodirnik $n/2^n$




x_0	x_1	y_0	y_1	y_2	y_3
0	0	1	0	0	0
0	1	0	1	0	0
1	0	0	0	1	0
1	1	0	0	0	1

dekodirnik $2/4$ s pravilnostno tabelo



x_0	x_1	y_0	y_1	y_2	y_3
0	0	d	0	0	0
0	1	0	d	0	0
1	0	0	0	d	0
1	1	0	0	0	d

2^n -izh. demultiplexor s pravilnostno tabelo







Kombinacijska vezja

Demultiplexorji

- več enakih demultiplexorjev s skupnimi izbirnimi vhodi lahko obravnavamo kot **vektorski demultiplexor**; navadni demultiplexor je v takšni terminologiji **skalarni demultiplexor**



2^n -izhodni
skalarni
demultiplexor



$k \times 2^n$ -izhodni
vektorski
demultiplexor

$$Y = \underline{m}^T \Sigma \& \underline{d}$$


matrični zapis
(enačba)
vektorskega
demultiplexorja




Kombinacijska vezja

Primerjalniki (komparatorji)


- n -bitni **primerjalnik enakosti** (*angl. identity comparator*) ima dva n -bitna (= vektorska) vhoda in en izhod, ki pove, ali sta števili na obeh vhodih enaki (t.j. ali so vsi istoležni biti obeh vhodov enaki):



4-bitni primerjalnik enakosti (simbolna shema)



8-bitni primerjalnik enakosti MC74AC521 (Motorola)




izvedba 4-bitnega primerjalnika enakosti z vrti NXOR in AND



Kombinacijska vezja

Primerjalniki (komparatorji)


- n -bitni **primerjalnik velikosti** (angl. **magnitude comparator**) ima dva n -bitna vhoda in tri izhode, ki odražajo razmerje velikosti števil na vhodih:



4-bitni primerjalnik velikosti (simbolna shema)

$$\begin{aligned}(A < B) &= \overline{a_3}b_3 \\&+ \overline{(a_3 \oplus b_3)}\overline{a_2}b_2 \\&+ \overline{(a_3 \oplus b_3)}(a_2 \oplus b_2)\overline{a_1}b_1 \\&+ \overline{(a_3 \oplus b_3)}(a_2 \oplus b_2)(a_1 \oplus b_1)\overline{a_0}b_0\end{aligned}$$

$$\begin{aligned}(A = B) &= \overline{(a_3 \oplus b_3)}\overline{(a_2 \oplus b_2)}\overline{(a_1 \oplus b_1)}\overline{(a_0 \oplus b_1)} \\(A > B) &= \overline{(A < B)} \overline{(A = B)}\end{aligned}$$




4-bitni primerjalnik velikosti DM74LS85 (Natl. Semiconductor)



Kombinacijska vezja

Seštevalniki

- n -bitni seštevalnik (*angl. adder*) ima dva n -bitna vhoda, na katera privedemo binarna zapisa dveh n -bitnih števil, na izhodu pa dobimo binarni zapis njune vsote in podatek, ali je pri seštetju prišlo do prenosa z najvišjega bita
- z 1-bitnim **polovičnim seštevalnikom** (*angl. half adder, HA*) dobimo 1-bitno vsoto (s) in podatek o prenosu na višji bit (c)



a	b	c	s
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0

$$c = ab$$


$$s = a \oplus b$$



Kombinacijska vezja

Seštevalniki

- 1-bitni **polni seštevalnik** (angl. **full adder, FA**)
upošteva še morebitni prenos z nižjega bita (c_{vh})
- s kaskadno vezavo FA dobimo n -bitni **serijski (zaporedni) seštevalnik** (angl. **ripple adder**)




a	b	c_{vh}	c_{izh}	s
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

$$c_{izh} = ab + (a \oplus b)c_{vh}$$
$$s = a \oplus b \oplus c_{vh}$$

$$c_i = a_i b_i + (a_i \oplus b_i)c_{i-1}$$
$$s_i = a_i \oplus b_i \oplus c_{i-1}$$

enačbe in zgradba n -bitnega serijskega seštevalnika

vhod za prenos pri prvem FA v kaskadi in
izhod za prenos pri zadnjem omogočata
združevanje takšnih seštevalnikov v večje





Kombinacijska vezja


Seštevalniki

- v serijskem seštevalniku za izračun s_1 in c_1 potrebujemo s_0 in c_0 , za izračun s_2 in c_2 potrebujemo s_1 in c_1 , ...,
- ker ima odziv vsakega FA zakasnitev, se pravilne vrednosti s_0, s_1, \dots, s_{n-1} ne pojavijo naenkrat, temveč druga za drugo
- celotni zakasnilni čas serijskega seštevalnika je tako odvisen od njegove velikosti (t.j. od n)

$$c_i = a_i b_i + (a_i \oplus b_i) c_{i-1}$$

$$s_i = a_i \oplus b_i \oplus c_{i-1}$$

enačbe in zgradba
 n -bitnega serijskega
seštevalnika





Kombinacijska vezja

Seštevalniki

- **paralelni (vzporedni) seštevalnik** (angl. **carry look-ahead adder**) vse prenose izračuna samo iz vhodnih podatkov:

označimo $c_{vh} = c_{-1}$, $G_i = a_i b_i$ in $P_i = a_i \oplus b_i$; tedaj je

$$c_0 = G_0 + c_{-1} P_0$$

$$s_0 = P_0 \oplus c_{-1}$$

$$c_1 = G_1 + c_0 P_1 = G_1 + G_0 P_1 + c_{-1} P_0 P_1$$

$$s_1 = P_1 \oplus c_0$$

$$c_2 = G_2 + c_1 P_2 = G_2 + G_1 P_2 + G_0 P_1 P_2 + c_{-1} P_0 P_1 P_2$$

$$s_2 = P_2 \oplus c_1$$

$$\begin{matrix} \vdots \\ c_k = G_k + \sum_{j=0}^{k-1} \left(G_j \prod_{i=j+1}^k P_i \right) + c_{-1} \prod_{i=0}^k P_i \end{matrix}$$


$$\begin{matrix} \vdots \\ s_k = P_k \oplus c_{k-1} \end{matrix}$$




Kombinacijska vezja

Seštevalniki

- paralelni seštevalnik tako zgradimo iz treh delov:
 - **modul PG** določi vse P_i in G_i ,
 - **modul prenosov** določi vse c_i ,
 - **modul vsote** določi vse s_i ,



$$c_k = G_k + \sum_{j=0}^{k-1} \left(G_j \prod_{i=j+1}^k P_i \right) + c_{-1} \prod_{i=0}^k P_i$$
$$s_k = P_k \oplus c_{k-1}$$



4-bitni paralelni seštevalnik
DM74LS283 (Fairchild)



Kombinacijska vezja

Seštevalniki

- za odštevanje uporabimo binarni zapis števil s predznakom: najpomembnejši bit predstavlja predznak (1-negativno, 0-pozitivno), število $-a$ pa je **dvojiški komplement** števila a , ki ga dobimo tako, da v binarnem zapisu števila a zamenjamo vse enice z ničlami in obratno, nato pa rezultatu prištejemo 1
- na ta način z n biti lahko zapišemo števila od $-2^{n-1}+1$ do $2^{n-1}-1$

-3	-2	-1	0	1	2	3
101	110	111	000	001	010	011

3-bitni zapis števil s predznakom

-7	-6	-5	-4	-3	-2	-1	0	1	2	3	4	5	6	7
1001	1010	1011	1100	1101	1110	1111	0000	0001	0010	0011	0100	0101	0110	0111

4-bitni zapis števil s predznakom



Kombinacijska vezja

Seštevalniki

- razliko ($b - a$) izračunamo tako, da številu b prištejemo dvojiški komplement a , morebitni prenos z najvišjega bita pa zanemarimo
- izračun razlik ($7 - 3$) ter ($2 - 3$) v 4-bitnem zapisu:

$$\begin{array}{rcl} \begin{array}{rcl} 0111 & (= +7) \\ +1101 & (= -3) \\ \hline 10100 \end{array} & & \begin{array}{rcl} 0010 & (= +2) \\ +1101 & (= -3) \\ \hline 01111 \end{array} \\ \Downarrow & & \Downarrow \\ 0100 & (= +4) & 1111 & (= -1) \end{array}$$


- če imata a in b enaka predznaka in sta znotraj območja izbranega n -bitnega zapisa, je opisani izračun razlike vselej pravilen
- v bolj splošnem primeru, ko imata a in b različna predznaka, pa lahko pride do preliva, t.j. dejanska vrednost ($b - a$) preseže območje n -bitnega zapisa, dobljeni rezultat pa je zato napačen



Kombinacijska vezja

Aritmetično-logična enota (ALU)


- aritmetično-logična enota (*angl. arithmetic logic unit, ALU*) je večnamensko vezje, ki izvaja logične in aritmetične operacije
- na podatkovne vhode dovedemo Booleove spremenljivke ali binarni zapis števil, z izbirnimi vhodi pa določimo operacijo, ki bo izvedena



4-bitna 8-operacijska
ALU SN74LS382-N
(Texas Instruments)

S_2	S_1	S_0	izhod
0	0	0	0
0	0	1	B minus A
0	1	0	A minus B
0	1	1	A plus B
1	0	0	$A \oplus B$
1	0	1	$A + B$
1	1	0	$A \cdot B$
1	1	1	1

seznam operacij
SN74LS382-N



4-bitna 32-operacijska
ALU 74LS181 (Signetics)